Instrument / chiplet-budget

把 AI 加速器拆成 Chiplet 后,省下的面积是否足以支付互连成本?

默认模型显示,带宽和每字节能耗往往比“逻辑面积复用”更早成为边缘 AI Chiplet 的约束。

回到 Edge chiplets 研究档案

Interactive model / software simulation

Chiplet 带宽、能耗与良率

检查 Die-to-Die 带宽、传输能耗和制造良率,理解模块化为边缘 SoC 带来的真实账本。

LOCAL MODEL
批内 token 数
跨 Chiplet 的数据量
MiB
D2D 有效带宽
GB/s
互连能耗
pJ/B
加速器/互连功耗
W
用于良率估算
/cm²
在当前假设下互连可接受,但能耗和封装良率仍需纳入总成本。

跨 die 传输

0.131ms批内 token × 每 token 字节 ÷ 带宽

互连能耗

0.015mJ字节 × pJ/B

功耗预算时间

0.002ms互连能耗 ÷ 功耗预算
EVIDENCE NOTE

简化敏感性模型;封装拓扑、SerDes 与热约束需要更细的物理设计数据。

Primary reading

先读原始来源,再相信模型