Frontier / 08 · EMBEDDED / EDGE

边缘 AI Chiplet：模块化算力的带宽墙

Chiplet 是把大芯片拆小，还是把系统复杂度转移给互连与封装？

Chiplet 把单片面积问题拆成可组合的系统问题，同时把互连、封装、功耗与良率风险推到前台。

解释图Chiplet 把复杂度推到了互连

模块化复用的收益必须扣除 D2D 带宽、传输能耗、封装与热设计成本。

Research notes / 两篇结构

先建立模型，再用实验拆边界

01旗舰研究嵌入式经验2026年10月10日7 分钟

从模块化 RISC-V SoC、UCIe 与封装约束出发，分析 Chiplet 对边缘 AI 的收益和真实成本。

ChipletUCIeRISC-V

02实验嵌入式经验2026年10月9日4 分钟

用每 token 传输量、D2D 带宽与 pJ/byte 估算跨 die 延迟和能耗。

ChipletUCIe带宽

Instrument

默认模型显示，带宽和每字节能耗往往比“逻辑面积复用”更早成为边缘 AI Chiplet 的约束。

每批 token16 批内 token 数

每 token 传输2 MiB跨 Chiplet 的数据量

互连带宽256 GB/sD2D 有效带宽

每字节能耗0.45 pJ/B互连能耗

Primary sources / 一手证据

Cross-domain synthesis

01综合研究综合研究2026年10月18日6 分钟

把 KV Cache、FlashAttention、端侧模型与存算一体放进同一张数据移动账本，理解 AI 系统的真正成本。

内存层级KV CacheFlashAttention