Frontier / 07 · EMBEDDED / EDGE

RISC-V AI 加速：许多小核与可组合软件栈

RISC-V 的开放扩展能否把 AI 加速从“定制硬件”变成可复用的系统工程？

RISC-V 提供开放扩展点，但 AI 加速的胜负取决于数据流、工具链与可移植基线，而不是指令集标签。

解释图RISC-V 数据流：算力、带宽与软件栈

开放 ISA 不自动产生高性能；向量、NPU 与共享内存需要同一条可编译的数据路径。

Research notes / 两篇结构

先建立模型，再用实验拆边界

01旗舰研究嵌入式经验2026年10月12日7 分钟

从 many-tiny-core 推理、MLIR 全栈评测到 RVA23 基线，分析 RISC-V 的边缘 AI 机会与软件成本。

RISC-VAI 加速MLIR

02实验嵌入式经验2026年10月11日3 分钟

用峰值算力、有效带宽和算术强度估算 many-tiny-core 推理的真正瓶颈。

RISC-VRooflineDMA

Instrument

当每字节只能提供少量运算时，更多核心不会改善性能；软件基线、数据复用与内存层级必须同步设计。

峰值算力0.5 TFLOPS加速器/向量单元峰值

有效带宽24 GB/sHBM/SRAM/DDR 的有效带宽

算术强度12 ops/byte每字节执行的运算数

算力利用率55 %kernel 实际可达峰值比例

Primary sources / 一手证据

Cross-domain synthesis

01综合研究综合研究2026年10月18日6 分钟

把 KV Cache、FlashAttention、端侧模型与存算一体放进同一张数据移动账本，理解 AI 系统的真正成本。

内存层级KV CacheFlashAttention